

## مطالعه افزایش امنیت سخت افزار با استفاده از روش قفل گذاری منطقی

حسین فیروزی<sup>۱</sup>، کوروش منوچهری کلانتری<sup>۲</sup>

<sup>۱</sup> گروه مهندسی کامپیوتر، دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)، پردیس گرمسار، ایران،

<sup>۲</sup> گروه مهندسی کامپیوتر، دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)، پردیس گرمسار، ایران،

### چکیده :

قفل گذاری منطقی به عنوان یکی از تکنیک های کلیدی در امنیت سخت افزار مطرح شده است که با هدف حفاظت از مدارهای مجتمع (IC) در برابر تهدیداتی مانند تولید غیرمجاز، مهندسی معکوس، و سرقت مالکیت فکری توسعه یافته است. با توجه به اهمیت روزافزون امنیت در صنعت سخت افزار، بررسی جامع و تحلیل دقیق کارهای پیشین در این حوزه اهمیت فراوانی دارد. این مقاله به مرور و تحلیل پژوهش های انجام شده در زمینه قفل گذاری منطقی می پردازد که بر اساس دسته بندی های مختلف این تکنیک ها سازماندهی شده اند. در این مقاله، ضمن مرور و تحلیل پژوهش های پیشین در هر یک از این دسته بندی ها، به طور ویژه به بررسی قفل های منطقی مبتنی بر LUT<sup>1</sup> پرداخته می شود و نتایج حاصل از این نوع قفل ها تحلیل می گردد. هدف اصلی این تحلیل، شناسایی نقاط قوت، محدودیت ها، و چالش های موجود در رویکردهای مختلف قفل گذاری منطقی است، همچنین تحلیل جامعی از نتایج قفل های مبتنی بر LUT ارائه می شود.

### کلمات کلیدی:

قفل گذاری منطقی<sup>[۱]</sup>، امنیت سخت افزار، مدارهای مجتمع، مقاومت در برابر مهندسی معکوس


### مقدمه :

امنیت سخت افزار به یکی از موضوعات مهم در طراحی و تولید مدارهای مجتمع (IC) تبدیل شده است، به ویژه در شرایط کنونی که زنجیره تأمین جهانی با چالش های امنیتی متعددی مواجه است. وابستگی به کارخانه های خارجی برای تولید IC ها، نگرانی هایی از جمله تولید غیرمجاز، مهندسی معکوس، سرقت مالکیت معنوی (IP) و درج تروجان ها را به همراه داشته است. (Azar et al, 2024) این چالش ها نیاز به توسعه تکنیک های مؤثر برای حفاظت از طراحی ها و جلوگیری از سوءاستفاده های احتمالی را افزایش داده است. یکی از روش های مؤثر در این زمینه، قفل گذاری منطقی (Logic Locking) است که با افزودن یک یا چند قفل منطقی به مدار، از دسترسی غیرمجاز به طراحی اصلی جلوگیری می کند. قفل گذاری منطقی به عنوان یک رویکرد دفاعی در برابر تهدیدات امنیتی، به طور گسترده ای مورد توجه محققان و مهندسين قرار گرفته است. با این حال، ظهور حملات پیچیده ای مانند حملات مبتنی بر رضایت پذیری بولی (SAT<sup>1</sup>) نشان داده است که بسیاری از روش های سنتی قفل گذاری منطقی نسبت به این نوع حملات آسیب پذیر هستند. (Engels et al, 2022) در واکنش به این چالش ها، محققان به توسعه روش های جدید و مقاوم تری پرداخته اند که قادر به مقابله با حملات پیشرفته تر باشند. به عنوان مثال، تکنیک های قفل گذاری مبتنی بر جداول جستجو (LUT) مانند LUT-Lock معرفی شده اند (Kamali, et al, 2018) که هدف آن ها افزایش امنیت بیت استریم های FPGA و سخت افزارهای ASIC در برابر مهندسی معکوس و سرقت مالکیت معنوی است. این روش با افزایش پیچیدگی فرآیند رفع ابهام، به طور قابل توجهی مقاومت در برابر حملات SAT را بهبود می بخشد. در این تحقیق، ما ابتدا یک دسته بندی جامع از قفل های منطقی ارائه می کنیم و سپس این دسته بندی ها را با هم مقایسه کرده و در ادامه به بررسی و تحلیل تکنیک های مختلف قفل گذاری منطقی بر اساس LUT ها می پردازیم.

<sup>1</sup> Satisfiability Attack

## بخش دوم : تحلیل انواع روشهای قفل سخت افزاری

قفل گذاری منطقی سنتی یکی از اولین روش های امنیتی برای حفاظت از مدارهای مجتمع (IC) در برابر تهدیداتی مانند مهندسی معکوس و سرقت مالکیت معنوی است. این روش ها با افزودن ورودی های کلید به مدار، عملکرد صحیح مدار را به کلید وابسته می کنند و از دسترسی غیرمجاز جلوگیری می کنند. از روش های اولیه می توان به (EPIC (Roy, Jarrod A. et al, 2008)، قفل گذاری تصادفی RLL (Engels, et al. 2022) و قفل گذاری مبتنی بر خطا FLL (M. Yasin, et al, 2016) اشاره کرد. یکی از ساده ترین روش ها استفاده از گیت های XOR یا XNOR است که تأثیر کمی بر عملکرد مدار دارد اما در برابر حملات SAT آسیب پذیر است. روش دیگری استفاده از مالتی پلکسرها (MUX) است که اگرچه پیچیدگی طراحی را افزایش می دهد، همچنان در برابر SAT ضعیف است که این پیاده سازی ها را در شکل ۱ می توانید مشاهده کنید. قفل گذاری منطقی با استفاده از ماشین حالت متناهی (FSM<sup>2</sup>) نیز وجود دارد که در مقاله (Chakraborty, et al, 2009) HARPOON معرفی شده و مقاومت نسبی در برابر حملات دارد. با این حال، این روش ها در برابر حملات (Azar et al, 2021) SAT توضیح داده شده، آسیب پذیر هستند. تکنیک های دفاعی جدیدتر مانند (M. Yasin et al, 2016) SARLock و Anti-SAT برای افزایش مقاومت در برابر حملات SAT معرفی شده اند. این تکنیک ها با پیچیده کردن مدار و افزودن گیت های مخفی، زمان و دشواری حملات SAT را افزایش می دهند. روش (Yasin, Muhammad, et al, 2019) SFLL نیز بخشی از مدار را قفل گذاری می کند که بدون کلید صحیح عملکرد ناقصی دارد. همچنین، حملات (Shamsi, Kaveh, et al, 2017) AppSAT به دنبال یافتن کلید تقریبی هستند که خروجی مدار را با دقت بالایی بازتولید کند. با وجود این روش های دفاعی، قفل گذاری منطقی سنتی به عنوان پایه ای برای روش های پیچیده تر به کار گرفته می شود، اما نیاز به توسعه روش های جدید برای مقابله با تهدیدات نوظهور همچنان وجود دارد.



شکل ۱ : نمونه های اولیه قفل های منطقی

در ادامه به دسته بندی قفل های منطقی می پردازیم .

۱. **قفل گذاری منطقی نقطه ای (Point-Functional Logical Locking):** روشی در قفل گذاری منطقی است که با هدف محدود کردن دامنه ورودی های ممکن که نشان دهنده استفاده از کلید اشتباه هستند، طراحی شده است. این تکنیک عمدتاً برای افزایش مقاومت مدارهای مجتمع در برابر حملاتی نظیر حملات SAT توسعه یافته و با خراب کردن خروجی ها در صورت استفاده از کلید نادرست به صورت کنترل شده عمل می کند. استراتژی های اولیه

<sup>2</sup> Finite state machine

- مانند SARLock (M. Yasin et al, 2016) و AntiSAT که پیچیدگی ساختار منطقی مدار را افزایش می‌دهند، از جمله روش‌های پایه در این تکنیک هستند. با این حال، این روش‌ها دارای نقاط ضعف ساختاری هستند که می‌توانند تحت حملاتی مانند Valkyrie آسیب پذیر هستند.
۲. **قفل گذاری منطقی مبتنی بر چرخه (Cyclic-Oriented Logical Locking):** این روش با افزودن چرخه‌های ترکیبی به مدار، پیچیدگی آن را افزایش داده و مقاومت مدار را در برابر حملات مانند SAT افزایش می‌دهد. (Kolhe et al, 2023), (Gandhi et al, 2019), اما ایجاد مشکلات برای ابزارهای طراحی خودکار (CAD) و چالش‌های مربوط به سنتز و ارزیابی زمانی، از معایب اصلی این روش است. این تکنیک به دلیل هزینه‌ها و پیچیدگی‌های بالا، هنوز به‌طور گسترده در صنعت پذیرفته نشده است.
  ۳. **قفل گذاری منطقی زنجیره‌ای اسکن (Scan Chaining Logical Locking):** این روش به‌ویژه در طراحی برای تست‌پذیری (DFT) استفاده می‌شود و امکان دسترسی به رجیسترها و حالت‌های داخلی مدار را فراهم می‌کند. (Azar, et al, 2021) با وجود افزایش امنیت در برابر حملات، این روش می‌تواند پیچیدگی طراحی و سربار محاسباتی را افزایش دهد و با برخی محصولات EDA ناسازگار باشد.
  ۴. **قفل گذاری منطقی مبتنی بر LUT و مسیریابی (LUT/ Routing-Oriented Logical Locking):** این روش از قابلیت کامل پیکربندی جداول جستجو (LUTs) بهره می‌برد (Gandhi et al, 2023), (Kolhe et al, 2019) و مقاومت بالایی در برابر آسیب‌پذیری‌های شناخته‌شده دارد. اما پیچیدگی و هزینه‌های بالای پیاده‌سازی، استفاده از این روش را چالش‌برانگیز کرده است.
  ۵. **قفل گذاری منطقی ترتیبی (Sequential Logical Locking):** این روش بر پایه ماشین‌های حالت متناهی (FSM) طراحی شده و با استفاده از توالی‌های پیچیده، امنیت را افزایش می‌دهد. (Gandhi et al, 2022) (Engels et al, 2023) این تکنیک در برابر حملات SAT مقاومت دارد اما با افزایش پیچیدگی طراحی و مساحت مدار روبرو است.
  ۶. **قفل گذاری تعاملی مبتنی بر زمان (Interactive Timing-Based Locking):** قفل گذاری تعاملی مبتنی بر زمان با تغییر زمان‌بندی ثبت داده‌ها، مانند جایگزینی فلیپ‌فلاپ‌ها با لچ‌ها و تغییر در ساعت سیستم، تلاش می‌کند تا حملات زمان‌بندی مثل SAT را ناکارآمد کند. این روش مزایایی مانند مقاومت در برابر حملات SAT و پیچیده‌تر کردن فرآیند مهندسی معکوس دارد. اما در عین حال معایبی مانند آسیب‌پذیری در برابر حملات SMT و افزایش پیچیدگی طراحی و چالش‌های هماهنگی با ابزارهای EDA را نیز به همراه دارد. یکی از جدیدترین روش‌ها در این زمینه روش O'clock (Rahman, M. Sazadur et al, 2022) است که تا حد زیادی مشکلات مربوط به این دسته بندی را حل کرده است.
  ۷. **قفل گذاری منطقی در سطح بالاتر (Higher-Level Logical Locking):** این روش به سطوح بالاتر طراحی مانند RTL و HLS پرداخته و امنیت بیشتری در برابر تهدیدات پیچیده فراهم می‌کند. اما با چالش‌هایی مانند افزایش پیچیدگی طراحی و نیاز به ابزارهای پیشرفته‌تر مواجه است که می‌تواند هزینه‌ها را افزایش دهد.
  ۸. **قفل های منطقی SFL<sup>3</sup>:** این روش امنیتی برای مقابله با حملات SAT، حذف، و تقریب توسعه یافته است. (Gandhi et al, 2023) عملکرد آن بر مبنای تغییر بخشی از مدار و ایجاد خرابی کنترل‌شده در خروجی‌ها در صورت استفاده از کلید نادرست است. این کار با استفاده از ماژول "مکعب استریپر" انجام می‌شود که منطق "وارونه‌سازی و پنهان‌سازی" را در بازسازی مدار پیاده‌سازی می‌کند. مزیت این روش، مقاومت بالای آن در برابر حملات SAT است؛ اما معایب آن شامل پیچیدگی‌های پیاده‌سازی و نیاز به مدیریت دقیق الگوهای ورودی است.
  ۹. **قفل گذاری IP مبتنی بر eFPGA:** این تکنیک برای محافظت از مالکیت معنوی (IP) در برابر حملات مبتنی بر یادگیری ماشین، به‌ویژه در لایه سیستم روی تراشه (SoC)، توسعه یافته است. (Han et al, 2023). (Engels et al, 2022) این روش با استفاده از قفل گذاری منطقی مبتنی بر LUT/ مسیریابی و طراحی متقارن بلوک‌های

<sup>3</sup> Stripped-Functionality Logic Locking

منطقی، حملات را دشوار می‌کند. مزیت اصلی آن، افزایش مقاومت مدار در برابر حملات I/O است، اما پیچیدگی اجرای آن نسبت به روش‌های سنتی بالاتر است.

۱۰. **فریم‌ورک‌های قفل‌گذاری منطقی:** فریم‌ورک‌هایی مانند LOTUS (Hashemi et al, 2024) به عنوان ابزارهای جامع برای پیاده‌سازی تکنیک‌های مختلف قفل‌گذاری معرفی شده‌اند. این فریم‌ورک‌ها قابلیت ترکیب و تنظیم چندین روش قفل‌گذاری را دارند و امنیت مدارها را در برابر حملات اوراکل محصور، بدون اوراکل، و دیگر تهدیدات افزایش می‌دهند. LOTUS برای طراحی‌های بزرگ و چندماژولی مناسب است و از ویژگی‌هایی مانند قفل‌گذاری بین ماژولی و استفاده از کلیدهای نیمه‌پویا بهره می‌برد. اگرچه این فریم‌ورک‌ها امنیت و مقیاس‌پذیری بالایی دارند، اما پیچیدگی پیاده‌سازی و نیاز به دانش تخصصی از معایب آن‌هاست.

**تحلیل دسته‌بندی‌های انجام شده:** مقایسه‌ی دسته‌بندی‌های الگوریتم‌های قفل منطقی با توجه به معیارهایی مانند میزان امنیت، مقاومت در برابر حملات، پیچیدگی پیاده‌سازی، افزایش سخت‌افزاری، انعطاف‌پذیری، و موارد کاربرد انجام می‌شود. این مقایسه به ما کمک می‌کند تا مناسب‌ترین روش را با توجه به نیازهای خاص یک سیستم انتخاب کنیم. معیارها شامل ارزیابی سطح حفاظتی، توانایی مقابله با حملات مختلف مانند SAT و یادگیری ماشین، دشواری پیاده‌سازی، نیاز به منابع سخت‌افزاری اضافی، و قابلیت تنظیم و تطبیق هر روش با شرایط مختلف است. نتایج مرتبط با این مقایسه در جدول شماره ۱ آورده شده است.

جدول ۱: تحلیل دسته‌بندی‌های قفل‌های منطقی

موارد کاربردی	سربار مکانی	پیچیدگی پیاده‌سازی	مقاومت در برابر حملات	میزان امنیت	دسته‌بندی
سیستم‌های ساده	کم	پایین	ضعیف در برابر حملات SAT	پایین تا متوسط	Primitive Logical Locking
کاربرد‌های عمومی	کم تا متوسط	پایین تا متوسط	مقاوم در برابر حملات اولیه SAT	متوسط	Point-Functional Logical Locking
سیستم‌هایی با نیاز امنیتی بالا	متوسط	متوسط تا بالا	مقاوم در برابر انواع حملات	بالا	Cyclic-Oriented Logical Locking
طراحی‌های پیچیده و حساس	بالا	بالا	بسیار مقاوم	بالا	LUT/Routing-Oriented Logical Locking
سیستم با نیاز به تست‌پذیری بالا	کم تا متوسط	متوسط	وابسته به نوع پیاده‌سازی و تکنیک استفاده شده	متوسط	Scan Chaining Logical Locking
مدارهای ترتیبی پیچیده	متوسط	بالا	مقاوم در برابر حملات مبتنی بر حالت	بالا	Sequential Logical Locking
سیستم‌های حساس به زمان	متوسط تا بالا	بالا	مقاوم در برابر حملات زمانی	بالا	Interactive Timing-Based Locking

Higher-Level Logical Locking	متوسط	متغیر بر اساس پیاده سازی	متوسط	کم تا متوسط	طراحی در سطوح انتزاعی بالاتر
eFPGA-Oriented IP Locking	بالا	بسیار مقاوم در برابر انواع حملات	بالا	بسیار بالا	IP های حساس و قابل پیکربندی

#### بخش چهارم : قفل های منطقی مبتنی بر LUT :

در ادامه از بین دسته بندی بخش قبلی به صورت تخصصی تر فقط قفل های مبتنی بر LUT را بررسی می کنیم فلذا ابتدا یک توضیح کامل تر در مورد مبهم سازی قفل های منطقی می دهیم . مبهم سازی مبتنی بر (LUT-Based Obfuscation) LUT یکی از روش های نوین در زمینه امنیت سخت افزار است که به ویژه برای حفاظت از FPGA ها و سخت افزارهای ASIC در برابر تهدیدات امنیتی همچون مهندسی معکوس، سرقت مالکیت معنوی (IP)، و حملات SAT توسعه یافته است. این روش بر استفاده از جداول جستجو (LUT) برای مبهم سازی نتایج و ایجاد ابهام در عملکرد مدار متمرکز است.

۴،۱- **مبانی مبهم سازی مبتنی بر LUT :** مبهم سازی مبتنی بر LUT یک تکنیک مهم در افزایش امنیت طراحی های سخت افزاری است که در آن از LUT ها به عنوان واحدهای پایه ای برای پیاده سازی منطق مدار استفاده می شود. هر LUT توانایی پیاده سازی یک تابع منطقی با چند ورودی را دارد، اما در مبهم سازی، این LUT ها به گونه ای پیکربندی می شوند که عملکرد دقیق مدار برای مهاجمان مشخص نباشد. در FPGA ها پس از پیاده سازی یک مدار، تعدادی از LUT ها ممکن است بلااستفاده باقی بمانند. این LUT های بلااستفاده می توانند برای مبهم سازی منطق مدار به کار گرفته شوند و این کار باعث می شود که تحلیل و مهندسی معکوس مدار برای مهاجمان دشوارتر شود. یکی از چالش های اصلی در مبهم سازی مبتنی بر LUT، مقابله با حملات پیشرفته مانند حملات SAT است. استفاده از LUT های بزرگتر می تواند امنیت بالاتری را در برابر این حملات فراهم کند، اما این کار هزینه های طراحی را از نظر فضا و مصرف توان افزایش می دهد. کاهش اندازه LUT ها ممکن است هزینه های طراحی را کاهش دهد، اما به طور همزمان امنیت مدار را نیز به خطر می اندازد. در ASIC ها، استفاده از LUT ها برای مبهم سازی منجر به افزایش سربار ناحیه و تأخیر می شود. به عنوان مثال، در فناوری CMOS، سربار ناحیه ای که توسط عناصر حافظه یک LUT ایجاد می شود، به صورت نمایی با افزایش تعداد ورودی ها افزایش می یابد. این موضوع تعداد LUT هایی را که می توانند به جای گیت های معمولی استفاده شوند، محدود می کند و ممکن است عملکرد مدار را تحت تأثیر قرار دهد. برای کاهش این چالش ها، پژوهش ها به سمت توسعه فناوری های جدیدی مانند STT و MTJ پیش می روند. این فناوری ها امکان ادغام بهتر LUT ها با فناوری CMOS را فراهم می کنند و باعث کاهش قابل توجه سربار ناحیه می شوند. با ادغام این فناوری ها، می توان تعداد بیشتری از LUT ها را بدون افزایش زیاد در ناحیه یا تأخیر مدار پیاده سازی کرد.

#### ۴،۲- مرور منابع و روش ها قفل های مبتنی بر LUT :


۱. **بررسی روش STT و منطق قابل پیکربندی مجدد برای امنیت :** یکی از روش های نوین در حوزه امنیت سخت افزار، استفاده از منطق قابل پیکربندی مجدد مبتنی بر STT<sup>4</sup> است (Winograd et al, 2016). این روش به عنوان یک راهکار برای افزایش امنیت در طراحی های مدارهای مجتمع خاص کاربردی (ASIC) مطرح شده و مزایای متعددی نسبت به روش های مبتنی بر SRAM و CMOS دارد. در این مقاله، نویسندگان با معرفی جدول جستجوی (LUT) مبتنی بر STT غیر فزّار و ادغام آن با گیت های سفارشی CMOS، موفق به ایجاد یک طراحی مقاوم تر در برابر تهدیدات امنیتی مختلف، به ویژه حملات کانال جانبی شده اند. این روش علاوه بر ارائه توان ناشی کمتر و پایداری حرارتی بالاتر، مشکلات امنیتی مرتبط با حافظه های غیر فزّار خارجی را که در تکنولوژی های مبتنی بر CMOS و SRAM مشاهده می شود، برطرف می کند. نویسندگان همچنین یک جریان طراحی ترکیبی STT-CMOS با تمرکز بر

<sup>4</sup> Spin-Transfer Torque



امنیت پیشنهاد داده‌اند که نه تنها امنیت مدار را تضمین می‌کند، بلکه عملکرد و کارایی آن را نیز بهبود می‌بخشد. این رویکرد نشان‌دهنده پیشرفت‌های قابل توجهی در استفاده از فناوری STT برای افزایش امنیت در سیستم‌های نهفته است که دارای محدودیت‌های شدید در زمینه توان و عملکرد هستند.

۲. **پیکربندی جزئی پویا و به‌روزرسانی کلیدهای دینامیک در قفل‌گذاری LUT:** یکی از روش‌های پیشرفته در زمینه قفل‌گذاری منطقی که در مقالات اخیر مورد بررسی قرار گرفته است، استفاده از پیکربندی جزئی پویا برای به‌روزرسانی دینامیک کلیدهای قفل‌گذاری در طراحی‌های مبتنی بر LUT است. (Slowik et al, 2022)، نویسندگان یک جریان طراحی امن برای ادغام مالکیت فکری شخص ثالث (3PIP<sup>5</sup>) در پلتفرم‌های FPGA پیشنهاد کرده‌اند که امکان به‌روزرسانی کلیدهای قفل را در طول چرخه حیات ۳ PIP فراهم می‌کند. در این روش، جداول جستجو (LUT) به عنوان بخش‌های قابل برنامه‌ریزی در FPGA مورد استفاده قرار می‌گیرند و با بهره‌گیری از پیکربندی جزئی پویا، امکان تغییر و به‌روزرسانی کلیدهای قفل‌گذاری در زمان اجرای برنامه فراهم می‌شود که می‌توانید نحوه نگاشت گیت‌های کلید را در شکل ۲ مشاهده کنید. در شکل ۲ مشاهده می‌کنید که مدار به دو بخش استاتیک و دینامیک تبدیل شده است و گیت‌هایی که خاصیت دینامیک دارند (XOR/XNOR/MUX/...) به آن‌ها کلید اعمال شده است. حال اگر این گیت‌ها با LUT جایگذاری شوند هم می‌توانند خاصیت کلیدی داشته و مبهم سازی را ایجاد کنند. این روش علاوه بر بهبود امنیت مدارهای مجتمع در برابر حملات SAT، به دلیل نیاز به پیکربندی مجدد تنها در بخش‌های خاصی از مدار، کمترین اختلال را در عملکرد کلی سیستم ایجاد می‌کند. این رویکرد، همچنین امکان انعطاف‌پذیری بالاتری در مدیریت کلیدهای امنیتی فراهم می‌آورد و از آنجا که تنها بخش‌های مشخصی از FPGA به‌روزرسانی می‌شوند، سربار سخت‌افزاری و تأخیر ناشی از این فرآیند به حداقل می‌رسد. به‌روزرسانی دینامیک کلیدها با استفاده از این تکنیک، مقاومت مدار در برابر تهدیدات امنیتی را به طور چشمگیری افزایش می‌دهد و از سرقت مالکیت فکری و دسترسی غیرمجاز به مدارهای مجتمع جلوگیری می‌کند.




شکل ۲: گیت‌های کلید نگاشت شده به بخش‌های قابل بازپیکربندی

۳. **LUT-Lock: الگوریتم نوآورانه برای مبهم‌سازی منطق در FPGA و ASIC:** یکی از روش‌های پیشرفته و نوآورانه در حوزه امنیت سخت‌افزار که در این مقاله معرفی شده است، LUT-Lock است (Kamali et al, 2018). این الگوریتم به منظور افزایش امنیت بیت‌استریم‌های FPGA و سخت‌افزارهای ASIC در برابر تهدیداتی همچون مهندسی معکوس و سرقت مالکیت معنوی (IP) توسعه داده شده است. LUT-Lock با استفاده از جداول جستجوی (LUT) خاص، فرآیند مبهم‌سازی منطق را پیچیده‌تر کرده و مقاومت در برابر حملات SAT را به طور قابل توجهی افزایش می‌دهد. در این روش، الگوریتم پیشنهادی با استفاده استراتژیک از LUT‌ها در طراحی مدار، به گونه‌ای عمل می‌کند که کمترین تأثیر را بر خروجی‌های اصلی مدار داشته باشد و در عین حال زمان لازم برای شکستن قفل‌های امنیتی توسط حملات SAT را به طور نمایی افزایش دهد. این افزایش مقاومت به لطف ترکیب چند ویژگی

<sup>5</sup> Third-Party Intellectual Property

کلیدی در الگوریتم، از جمله تمرکز بر مخروط فن-این (Fan-In Cones)، گیت‌های با Skew بالاتر (High Skew Candidates)، گیت‌هایی با حداقل Fan-Out و اجتناب از قرار گرفتن LUT ها به صورت پشت سرهم (Non-Back-to-Back LUT placement)، به دست آمده است. LUT-Lock در مقایسه با روش‌های قبلی، نه تنها توانسته است زمان اجرای حل‌کننده‌های SAT را برای شکستن مبهم‌سازی به شدت افزایش دهد، بلکه با کاهش سربار مساحت و بهبود عملکرد، یک راه‌حل قوی و کارآمد برای حفاظت از طراحی‌های حساس سخت‌افزار ارائه می‌دهد.

۴. **قفل‌گذاری منطقی مبتنی بر TFHE: امنیت داده‌ها و الگوریتم‌ها در محیط‌های توزیع‌شده:** یکی از روش‌های نوین و پیشرفته در حوزه امنیت داده‌ها و الگوریتم‌ها که در این مقاله مورد بررسی قرار گرفته است (Suemitsu, et al (2024)، استفاده از قفل‌گذاری منطقی مبتنی بر TFHE<sup>۶</sup> برای حفاظت از داده‌ها و الگوریتم‌ها در محیط‌های توزیع‌شده است. این روش به طور خاص برای حفاظت از داده‌های کاربر و الگوریتم‌های یادگیری ماشین در برابر حملات امنیتی طراحی شده است و از ترکیب تکنیک‌های رمزنگاری همومورفیک و مبهم‌سازی مبتنی بر LUT استفاده می‌کند. در این پروتکل، الگوریتم‌ها و داده‌های کاربر از طریق یک فرآیند قفل‌گذاری منطقی پیچیده محافظت می‌شوند که از TFHE برای رمزگذاری کلیدهای قفل‌گذاری استفاده می‌کند. این رویکرد به گونه‌ای طراحی شده که ارزیابی الگوریتم‌ها در محیط‌های توزیع‌شده بدون نیاز به افشای داده‌ها یا الگوریتم‌ها ممکن شود. به علاوه، این روش مقاومت بالایی در برابر حملات SAT و سایر حملات تحلیل زمانی دارد که به دلیل استفاده از ساختارهای مبتنی بر LUT و ترکیب آن‌ها با تکنیک‌های رمزنگاری پیشرفته TFHE است. که یک شکل مفهومی از روش ارائه شده را در شکل ۵ می‌توانید مشاهده کنید. در این شکل ورودی‌ها ( $i_1$  تا  $i_6$ ) و کلیدهای قفل‌گذاری منطقی که مقادیر جدول درستی هستند، رمزگذاری می‌شوند. مقدار خروجی رمزگذاری‌شده بدون نیاز به رمزگشایی به دست می‌آید. پروتکل پیشنهادی شامل چندین مرحله کلیدی است که از تولید کلید، انتقال کلید عمومی، مبهم‌سازی تابع، رمزگذاری مقادیر LUT، ارزیابی و رمزگشایی نتایج رمزگذاری‌شده تشکیل شده است. هر یک از این مراحل به‌طور دقیق طراحی شده‌اند تا امنیت داده‌ها و الگوریتم‌ها را در برابر دسترسی‌های غیرمجاز تضمین کنند. این روش با حفظ حریم خصوصی و امنیت داده‌ها، امکان انجام محاسبات امن در محیط‌های توزیع‌شده را فراهم می‌کند و از آنجایی که امنیت کلیدهای قفل‌گذاری با استفاده از TFHE تضمین می‌شود، حتی در صورت دسترسی فیزیکی به سیستم، امکان استخراج کلید و دستیابی به اطلاعات محافظت‌شده وجود ندارد. علاوه بر این، این پروتکل به دلیل استفاده از ساختارهای مبتنی بر LUT و مقاومت بالا در برابر حملات SAT، به عنوان یک راهکار قوی برای حفاظت از الگوریتم‌ها در برابر تهدیدات امنیتی شناخته می‌شود.



شکل ۳: مرور مفهومی از قفل‌گذاری منطقی مبتنی بر LUT پیشنهادی بر روی TFHE

<sup>6</sup> Fully Homomorphic Encryption over the Torus


۵. روش  $ELBO^7$  و  $HLRO^8$ : در مقاله (Chowdhury, 2021)، دو روش نوآورانه برای بهبود مبهم‌سازی مدارهای منطقی بر اساس بلوک‌های قابل پیکربندی مجدد) مانند LUT ها (معرفی شده است که هدف آن‌ها افزایش مقاومت در برابر حملات SAT و کاهش هزینه‌های طراحی است. این دو روش شامل Enhanced 2-Stage LUT-Based Obfuscation (ELBO) و Hybrid Logic-Routing Obfuscation (HLRO) هستند. روش ELBO با به کارگیری معیارهای تست‌پذیری مدارات دیجیتال، به انتخاب بهینه مکان‌های جایگزینی LUT ها و ورودی‌های جایگزین پرداخته و از الگوریتم‌های مرتبط با تحلیل مشاهده‌پذیری و کنترل‌پذیری برای افزایش مقاومت در برابر حملات SAT استفاده می‌کند. در این روش، مکان جایگزینی LUT ها به نحوی انتخاب می‌شود که حداقل فاصله همینگ بین خروجی صحیح و خروجی به دست آمده با کلید نادرست ایجاد شود، و همچنین ورودی‌های جایگزین به گونه‌ای انتخاب می‌شوند که تعداد تکرارهای حمله SAT افزایش یابد. در مقابل، روش HLRO با ترکیب بلوک‌های LUT با شبکه‌های کلیدپذیر (Switch Boxes) و مسیریابی (CLNs)، به ایجاد فرم‌های SAT-hard می‌پردازد که نه تنها مقاومت در برابر حملات SAT را افزایش می‌دهد، بلکه هزینه‌های طراحی را نیز کاهش می‌دهد. این روش با کاهش تعداد LUT های مورد نیاز و ایجاد فرم‌های پیچیده‌تر، می‌تواند همان سطح مقاومت در برابر حملات SAT را با هزینه‌های کمتری نسبت به روش‌های پیشین فراهم کند. این مقاله نشان می‌دهد که با استفاده از روش‌های ELBO و HLRO، می‌توان به طور قابل توجهی زمان اجرای حملات SAT را افزایش داد و در عین حال، سریار مساحت طراحی را به نصف کاهش داد. این روش‌ها به طور گسترده‌ای در طراحی‌های مداری با امنیت بالا و کاربردهای حساس مورد استفاده قرار می‌گیرند.

۶. مبهم‌سازی ترکیبی مبتنی بر LUT سفارشی: مقاله (Kolhe et al, 2019) با هدف بهبود تکنیک‌های مبهم‌سازی مبتنی بر LUT و افزایش امنیت در برابر حملات SAT، یک روش طراحی LUT سفارشی را پیشنهاد می‌دهد که شامل مراحل است. ابتدا، یک LUT دو ورودی در کنار یک LUT بزرگ‌تر قرار داده می‌شود. این ترکیب به گونه‌ای طراحی شده که LUT کوچک‌تر مسئولیت مبهم‌سازی مسیریابی را بر عهده دارد و LUT بزرگ‌تر مسئولیت مبهم‌سازی منطق را ایفا می‌کند که این اقدام را در شکل ۴ می‌توانید مشاهده کنید. این تنظیمات منجر به افزایش امنیت مدار می‌شود، زیرا فضای جستجوی کلید برای حملات SAT به طور قابل توجهی بزرگ‌تر می‌شود. در مرحله بعد، برای نمایش LUT ها در فرآیند مبهم‌سازی، از مالتی‌پلکسرها (MUX) استفاده می‌شود. هر LUT به صورت یک MUX مدل‌سازی می‌شود که این امر باعث افزایش پیچیدگی محاسباتی مورد نیاز برای حل مسئله SAT می‌شود. این کار به افزایش مقاومت مدار در برابر حملات کمک می‌کند. در نهایت، این ساختار سفارشی به گونه‌ای طراحی شده که بدون کاهش امنیت، هزینه‌های طراحی را کاهش دهد. این روش با افزایش فضای جستجوی کلید و کاهش سریارهای طراحی (از جمله مساحت و توان)، به عنوان یک راه‌حل عملی و موثر برای امنیت سخت‌افزار ارائه شده است. نمای کلی پیاده سازی این ایده را می‌توانید در شکل شماره ۴ ببینید.

<sup>7</sup> Enhanced 2-Stage LUT-Based Obfuscation

<sup>8</sup> Hybrid Logic-Routing Obfuscation





شکل ۴ : جایگزینی گیت با استفاده از LUT (a) سنتی با اندازه ۸، (b). LUT سفارشی شده با اندازه ۴ و ۴ عدد LUT دو ورودی.

**تحلیل متدهای مبتنی بر LUT:** روش استفاده از واحدهای LUT مبتنی بر STT باعث کاهش چشمگیر تأثیر بر عملکرد، توان و مساحت مدارها شده و امنیت طراحی در برابر حملات مهندسی معکوس را به میزان زیادی افزایش می‌دهد. اما از معایب این روش می‌توان به پیچیدگی بیشتر در طراحی و پیاده‌سازی اشاره کرد که ممکن است نیازمند منابع و زمان بیشتری باشد. این روش ممکن است در مدارهای کوچک‌تر و با منابع محدود، عملکرد بهینه‌ای نداشته و باعث افزایش سربار هزینه‌ها و پیچیدگی‌ها شود. در روش کلیدهای دینامیک در قفل‌گذاری LUT نتایج نشان می‌دهد که این روش با استفاده از LFSR و جریان‌های جزئی، امنیت قفل‌گذاری را بهبود می‌بخشد. همچنین، فاصله همینگ ۵۰ درصدی بین خروجی‌های درست و نادرست نشان می‌دهد که طراحی قفل‌گذاری شده قادر است حملات مبتنی بر کلید نادرست را دفع کند.

از معایب این روش می‌توان به پیچیدگی بیشتر در مدیریت کلیدها و نیاز به زیرساخت‌های امنیتی مناسب برای انتقال ایمن کلیدها اشاره کرد. علاوه بر این، فرآیند به‌روزرسانی دینامیک کلیدها می‌تواند منجر به افزایش پیچیدگی طراحی و مشکلات در زمان اجرای واقعی شود. روش LUT-lock در مقایسه با روش‌های قبلی، مقاومت بسیار بالاتری در برابر حملات SAT دارد و زمان اجرای حمله به صورت نمایی افزایش می‌یابد. با این حال، افزایش سربار مساحت و توان در طراحی‌های پیچیده از معایب اصلی این روش است. همچنین نیاز به انتخاب دقیق جایگزینی‌های LUT ها نیز می‌تواند طراحی را پیچیده‌تر و زمان‌بر کند، که این امر ممکن است عرضه محصول را به تعویق بیندازد.

روش Logic Locking over TFHE برای حفاظت از داده‌ها و الگوریتم‌ها در محیط‌های توزیع‌شده به کار می‌رود. آزمایش‌ها نشان داد که این روش در برابر حملات SAT بسیار مقاوم است و زمان اجرای حمله را به شدت افزایش می‌دهد. همچنین، سربار عملکرد ایجاد شده توسط قفل‌گذاری منطقی TFHE حداقل بوده و تأثیر قابل توجهی بر عملکرد کلی ندارد. با این حال، یکی از معایب اصلی این روش، پیچیدگی محاسباتی بالای TFHE است که می‌تواند زمان اجرای محاسبات را در کاربردهای بزرگ‌تر و پیچیده‌تر افزایش دهد. همچنین، نیاز به منابع محاسباتی قابل توجهی دارد که ممکن است در سیستم‌هایی با محدودیت منابع چالش برانگیز باشد. در روش مبهم‌سازی ترکیبی مبتنی بر LUT سفارشی، نتایج نشان می‌دهد که استفاده از LUT‌های سفارشی با اندازه‌های مختلف می‌تواند امنیت را افزایش داده و در عین حال سربارهای طراحی را کاهش دهد. با این حال، استفاده از LUT‌های بزرگ‌تر باعث افزایش پیچیدگی و هزینه‌های طراحی می‌شود.

نیاز به تنظیم دقیق اندازه و تعداد LUT ها برای بهینه‌سازی امنیت و سربار، ممکن است زمان‌بر و پیچیده باشد که این موضوع می‌تواند در پروژه‌های با زمان محدود چالش ایجاد کند. دو تکنیک ELBO و HLRO توانسته‌اند با کاهش تعداد گیت‌های جایگزین شده، هزینه‌های طراحی را به طور قابل توجهی کاهش دهند. با این حال، با وجود بهبودهای امنیتی، همچنان نیاز به منابع محاسباتی و زمان بیشتری برای پیاده‌سازی و اجرای تکنیک‌های ELBO و HLRO وجود دارد. همچنین، این روش‌ها ممکن است برای مدارهای کوچک و با منابع محدود کمتر مناسب باشند و پیچیدگی‌های بیشتری را به طراحی اضافه کنند. برای

تحلیل بهتر و دقیق‌تر روش‌ها و متدها، به مقایسه آن‌ها بر اساس معیارهای مشترکی که در نظر گرفته‌ایم می‌پردازیم. این معیارها شامل مقاومت در برابر حملات SAT، که یکی از معیارهای اصلی برای سنجش امنیت مدارهای مبهم‌سازی شده است؛ سربار مساحت، که نشان‌دهنده میزان افزایش مساحت مدار به دلیل استفاده از تکنیک مبهم‌سازی است؛ سربار توان، که میزان افزایش مصرف توان را به دلیل به‌کارگیری این تکنیک‌ها ارزیابی می‌کند؛ و پیچیدگی طراحی و پیاده‌سازی، که به میزان دشواری و پیچیدگی در پیاده‌سازی و طراحی روش‌های ارائه‌شده می‌پردازد.

جدول شماره ۲: مقایسه ی روش های مبتنی بر LUT

مبتداها	مقاومت در برابر حملات SAT	سربار مساحت	سربار توان	پیچیدگی طراحی و پیاده‌سازی
Logic Locking over TFHE	بسیار بالا	متوسط	متوسط	بالا
Dynamic Key Updates for LUT	بالا	بالا	بالا	متوسط
LUT-Lock	بسیار بالا	بالا	بالا	بالا
Hybrid STT-CMOS Designs	بسیار بالا	پایین	پایین	بسیار بالا
Customized LUT-based Obfuscation	بالا	متوسط	متوسط	متوسط
HLRO و ELBO	بسیار بالا	متوسط	متوسط	متوسط

## بخش پنجم: نتایج

انتخاب روش قفل‌گذاری منطقی به‌طور مستقیم به نیازها و محدودیت‌های خاص هر سیستم بستگی دارد. اگر هزینه و پیچیدگی کم اهمیت دارد و امنیت بالا مورد نیاز است، روش‌هایی مانند eFPGA-Oriented یا LUT/Routing-Oriented گزینه‌های مناسبی هستند که سطح بالایی از امنیت را فراهم می‌کنند. اگر دستیابی به توازن بین امنیت و هزینه مد نظر باشد، می‌توان از روش‌هایی مانند Point-Functional یا Cyclic-Oriented استفاده کرد که امنیت مطلوبی را با هزینه‌های معقول فراهم می‌کنند. برای سیستم‌هایی که تست‌پذیری و عیب‌یابی اهمیت بالایی دارند، روش Scan Chaining Logical Locking با تدابیر امنیتی اضافی می‌تواند انتخاب خوبی باشد. همچنین، در طراحی‌هایی که به توسعه سریع نیاز دارند و انعطاف‌پذیری در اولویت است، روش Higher-Level Logical Locking گزینه مناسبی است. علاوه بر این، در بسیاری از موارد، ترکیب چندین روش قفل‌گذاری می‌تواند امنیت و کارایی را به‌طور چشمگیری افزایش دهد.

روش‌های مبتنی بر LUT یکی از رویکردهای پیشرفته و موثر برای مبهم‌سازی مدارها هستند. اگر مقاومت در برابر حملات SAT با کمترین پیچیدگی طراحی اولویت اصلی باشد، روش‌های ELBO و HLRO به دلیل دستیابی به سطح بالایی از امنیت با سربار کمتر، گزینه‌های مناسبی هستند. این روش‌ها با کاهش تعداد گیت‌های جایگزین شده، امنیت را بهبود می‌بخشند و هزینه‌های طراحی را به‌طور قابل‌توجهی کاهش می‌دهند. برای سیستم‌هایی که کاهش سربار توان و مساحت اهمیت بیشتری دارد، Hybrid STT-CMOS Designs بهترین انتخاب است. این روش با حفظ امنیت بالا، سربارهای مرتبط با توان و

Azar, Kimia Zamiri, Hadi Mardani Kamali, Houman Homayoun, and Avesta Sasan. "From cryptography to logic locking: A survey on the architecture evolution of secure scan chains." IEEE Access 9 (): 73133-73151, 2021.

Kamali, Hadi Mardani, Kimia Zamiri Azar, Kris Gaj, Houman Homayoun, and Avesta Sasan. "Lut-lock: A novel lut-based logic obfuscation for fpga-bitstream and asic-hardware protection." In *2018 IEEE Computer Society Annual Symposium on VLSI (ISVLSI)*, pp. 405-410. IEEE, 2018.

Yasin, Muhammad, Chongzhi Zhao, and Jeyavijayan JV Rajendran. "SFL-HLS: Stripped-functionality logic locking meets high-level synthesis." In *2019 IEEE/ACM International Conference on Computer-Aided Design (ICCAD)*, pp. 1-4. IEEE, 2019.

Han, Zhaokun, Mohammed Shayan, Aneesh Dixit, Mustafa Shihab, Yiorgos Makris, and Jeyavijayan JV Rajendran. "{FuncTeller}: How Well Does {eFPGA} Hide Functionality?." In *32nd USENIX Security Symposium (USENIX Security 23)*, pp. 5809-5826. 2023.

Shamsi, Kaveh, Meng Li, Travis Meade, Zheng Zhao, David Z. Pan, and Yier Jin. "AppSAT: Approximately deobfuscating integrated circuits." In *2017 IEEE International Symposium on Hardware Oriented Security and Trust (HOST)*, pp. 95-100. IEEE, 2017.

Xie, Yang, and Ankur Srivastava. "Anti-SAT: Mitigating SAT attack on logic locking." *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems* 38, no. 2 (2018): 199-207.

Limaye, Nimisha, Satwik Patnaik, and Ozgur Sinanoglu. "Valkyrie: Vulnerability assessment tool and attack for provably-secure logic locking techniques." *IEEE Transactions on Information Forensics and Security* 17 744-759. (2022)

Winograd, Theodore, et al. "Hybrid STT-CMOS designs for reverse-engineering prevention." *Proceedings of the 53rd Annual Design Automation Conference*. 2016.

Gandhi, Jugal, Diksha Shekhawat, M. Santosh, and Jai Gopal Pandey. "Logic locking for IP security: A comprehensive analysis on challenges, techniques, and trends." *Computers & Security* 129 (:): 103196. 2023,

Slowik, Jakub, et al. "Dynamic key updates for LUT locked design." *2022 IEEE International Symposium on Hardware Oriented Security and Trust (HOST)*. IEEE, 2022.

Suemitsu, Kohei, et al. "Logic Locking over TFHE for Securing User Data and Algorithms." *2024 29th Asia and South Pacific Design Automation Conference (ASP-DAC)*. IEEE, 2024.

Chowdhury, Subhajit Dutta, Gengyu Zhang, Yinghua Hu, and Pierluigi Nuzzo. "Enhancing SAT-attack resiliency and cost-effectiveness of reconfigurable-logic-based circuit obfuscation." In *2021 IEEE International Symposium on Circuits and Systems (ISCAS)*, pp. 1-5. IEEE, 2021.

Kolhe, Gaurav, Hadi Mardani Kamali, Miklesh Naicker, Tyler David Sheaves, Hamid Mahmoodi, PD Sai Manoj, Houman Homayoun, Setareh Rafatirad, and Avesta Sasan. "Security and complexity analysis of LUT-based obfuscation: From blueprint to reality." In *2019 IEEE/ACM International Conference on Computer-Aided Design (ICCAD)*, pp. 1-8. IEEE, 2019.



Rahman, M. Sazadur, Rui Guo, Hadi M. Kamali, Fahim Rahman, Farimah Farahmandi, Mohamed Abdel-Moneum, and Mark Tehranipoor. "O'clock: lock the clock via clock-gating for soc ip protection." In *Proceedings of the 59th ACM/IEEE Design Automation Conference*, pp. 775-780. 2022

---

### **Abstract:**

Logical locking has emerged as a key technique in hardware security, aimed at protecting integrated circuits (ICs) from threats such as unauthorized production, reverse engineering, and intellectual property theft. Given the increasing importance of security in the hardware industry, a comprehensive review and detailed analysis of previous works in this area is crucial. This paper reviews and analyzes research conducted on logical locking, organized based on different classifications of these techniques. In particular, this paper focuses on the examination of LUT-based logic locks (LUT), and the results of these types of locks are analyzed. The main goal of this analysis is to identify the strengths, limitations, and challenges in various logical locking approaches. Additionally, a comprehensive analysis of the results of LUT-based locks is presented.